

УДК 004.334:378.147.88
DOI 10.17513/snt.40478

ФУНКЦИОНАЛЬНЫЕ МОДЕЛИ УЧЕБНЫХ РЕГИСТРОВЫХ БЕЗАДРЕСНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ СО СДВИГОМ ИНФОРМАЦИИ

Страбыкин Д.А.

ФГБОУ ВО «Вятский государственный университет», Киров,
e-mail: Strabykin@mail.ru

Важную роль при изучении запоминающих и вычислительных устройств играют экспериментальные исследования, при проведении которых широко используются имитационные программные модели устройств. Цель исследования – развитие технологии построения и применения в учебном процессе функциональных моделей запоминающих и вычислительных структур, состоящих из параллельно работающих узлов и блоков, позволяющей создавать и экспериментально исследовать с помощью Microsoft Excel модели регистровых безадресных запоминающих устройств со сдвигом информации. Приводится разработка функциональной модели стека и очереди на основе блока регистров со сдвигом информации, в котором хранящиеся в ячейках памяти данные могут одновременно перемещаться в соседние ячейки. Функционирование моделируемого устройства описывается с помощью специальной таблицы – таблицы переходов, в которой фиксируются изменения состояний представленных в модели узлов и блоков устройства в зависимости от значений управляющих и тактовых сигналов. При разработке экранной формы моделируемого устройства, для каждого моделируемого узла и блока определяется ячейка Microsoft Excel, в которой будет отображаться его состояние. Моделирование функционирования узлов и блоков производится с помощью формул Microsoft Excel на основе таблицы переходов и экранной формы устройства. Применение развиваемой технологии оказывается полезным при самостоятельной разработке студентами моделей различных устройств, а созданные модели являются перспективным видом демонстрационного материала на лекциях.

Ключевые слова: безадресные запоминающие устройства, стек и очередь, сдвиг информации, действующие функциональные модели, компьютерные практикумы, применение Microsoft Excel

FUNCTIONAL MODELS OF TRAINING REGISTER UNADDRESSED STORAGE DEVICES WITH INFORMATION SHIFT

Strabykin D.A.

Vyatka State University, Kirov, e-mail: Strabykin@mail.ru

An important role in the study of memory and computing devices is played by experimental studies, in which simulation software models of devices are widely used. The purpose of the study: the development of technology for the construction and application in the educational process of functional models of memory and computing structures, consisting of parallel nodes and blocks, which makes it possible to create and experimentally explore with the help of Microsoft Excel models of register unaddressed memory devices with information shift. A functional stack and queue model is developed based on a block of registers with an information shift, in which data stored in memory cells can simultaneously move to neighboring cells. organizations. The operation of the simulated device is described using a special table – a transition table, which records changes in the states of the nodes and blocks of the device presented in the model depending on the values of control and clock signals. When designing the screen form of the simulated device, for each modeled node and block, a Microsoft Excel cell is determined, in which its status will be displayed. Modeling the functioning of nodes and blocks is carried out using Microsoft Excel formulas based on the transition table and the screen form of the device. The use of the developed technology turns out to be useful when students independently develop models of various devices, and the created models are a promising type of demonstration material at lectures.

Keywords: addressless memory devices, stack and queue, shift of information, functional models, computer workshops, applications of Microsoft Excel

Введение

Многие образовательные программы высшего и среднего профессионального образования включают дисциплины, имеющие разделы по запоминающим и вычислительным устройствам. Изучение этих устройств, как правило, предполагает выполнение экспериментальных исследований, при проведении которых широко используются имитационные программные модели устройств. Характер экспериментальных исследований

в значительной степени зависит от задач обучения. Если при обучении делается акцент на проектировании устройств, то применяются системы автоматизированного проектирования, в состав которых входят необходимые подсистемы моделирования, например [1–3]. В тех случаях, когда экспериментальные исследования проводятся для обеспечения более глубокого изучения структуры и функционирования устройств, ограничиваются применением

менее трудоемких в освоении программных средств [4–6]. Большой интерес при углубленном изучении устройств представляют уже готовые симуляторы [7–9].

Цель исследования – развитие технологии построения и применения в учебном процессе функциональных моделей запоминающих и вычислительных структур, состоящих из параллельно работающих узлов и блоков, позволяющей создавать и экспериментально исследовать с помощью Microsoft Excel модели регистровых безадресных запоминающих (ЗУ) устройств со сдвигом информации типа стек и очередь.

Материалы и методы исследования

У безадресных ЗУ нет входов для указания адреса ячейки. В ЗУ типа стек запись и считывание производится через один и тот же вход-выход данных (запись данных осуществляется в порядке поступления, а чтение – в обратном порядке) [10, 11]. В ЗУ типа очередь запись производится в порядке их поступления через один вход, а считывание – через один выход данных [12–14]. Известно несколько подходов к построению безадресных ЗУ, которые можно разделить на два основных типа: 1) регистровые структуры со сдвигом информации; 2) устройства на основе блока памяти со сдвигом адресного маркера [15]. В статье приводится разработка функциональной модели стека и очереди на основе блока регистров со сдвигом информации, в котором хранящиеся в ячейках памяти данные могут одновременно перемещаться в соседние ячейки. Создание модели ЗУ включает: выбор структуры и режимов работы; разработку экранной формы для экспериментального исследования, описание функционирования с помощью таблиц переходов; представление описания функционирования в виде формул Microsoft Excel.

Результаты исследования и их обсуждение

Структура и режимы работы моделируемого стека и очереди. Структура моделируемого стека приведена на рис. 1, а, где РД – регистр данных; БР – блок регистров, содержащий ячейки памяти ЯП_і (і = 0, 1, 2, 3), каждая из которых состоит из пары регистров R_i и r_i , а также пары триггеров Q_i и q_i для признаков наличия данных в соответствующих регистрах (при единичном состоянии триггера регистр занят, иначе свободен); П и З – осведомительные сигналы (если П = 1, то стек пуст, а если З = 1 – полностью заполнен). В состав стека также входит блок управления (БУ), вырабатыва-

ющий тактовые сигналы (Т). Кроме тактовых сигналов во все регистры и триггеры стека подаются управляющие сигналы: НУ – начальной установки (все регистры и триггеры устанавливаются в нулевое состояние), ЗП – записи (содержимое РД записывается в верхнюю ЯП стека), ЧТ – чтения (в РД считывается содержимое верхней ЯП стека).

Стек работает в трех режимах: запись, чтение и хранение. Запись производится при З = 0 по сигналу ЗП за два такта. В первом такте (Т = 1) одновременно выполняются следующие микрооперации: $R_0 = РД$; $R_1 = r_0$; $R_2 = r_1$; $R_3 = r_2$; $Q_0 = 1$; $Q_1 = q_0$; $Q_2 = q_1$; $Q_3 = q_2$; а во втором (Т = 0) – $r_0 = R_0$; $r_1 = R_1$; $r_2 = R_2$; $r_3 = R_3$; $q_0 = Q_0$; $q_1 = Q_1$; $q_2 = Q_2$; $q_3 = Q_3$. Чтение осуществляется при П = 0 по сигналу ЧТ также за два такта. В первом такте (Т = 1) одновременно выполняются следующие микрооперации: $РД = r_0$; $R_0 = r_1$; $R_1 = r_2$; $R_2 = r_3$; $R_3 = 00...0$; $Q_0 = q_1$; $Q_1 = q_2$; $Q_2 = q_3$; $Q_3 = 0$; а во втором (Т = 0) – $r_0 = R_0$; $r_1 = R_1$; $r_2 = R_2$; $r_3 = R_3$; $q_0 = Q_0$; $q_1 = Q_1$; $q_2 = Q_2$; $q_3 = Q_3$. При отсутствии сигналов ЗП и ЧТ стек находится в режиме хранения. Осведомительные сигналы формируются в соответствии со следующими формулами: $З = Q_3$; $П = \overline{(Q_0 \vee Q_1 \vee Q_2 \vee Q_3)}$.

Структура рассматриваемой очереди во многом совпадает со структурой стека. Основное отличие заключается в том, что в очереди отсутствуют связи между ЯП, обеспечивающие передачу данных в обратном направлении, а также используется два регистра: РЗД – регистр записываемых данных и РЧД – регистр читаемых данных (рис. 1, б). Очередь работает также в трех режимах: запись, чтение и хранение. Работа очереди отличается от работы стека в режимах записи и чтения. В процессе записи при З = 0 в первом такте (Т = 1) одновременно выполняются микрооперации: $R_0 = РЗД$; $R_1 = r_0$; $R_2 = r_1$; $R_3 = r_2$; $Q_0 = 1$; $Q_1 = q_0$; $Q_2 = q_1$; $Q_3 = q_2$. В процессе чтения при П = 0 в первом такте (Т = 1) одновременно выполняются микрооперации: $R_0 = 00...0$; $R_1 = r_0$; $R_2 = r_1$; $R_3 = r_2$; $РЧД = r_3$; $Q_0 = 0$; $Q_1 = q_0$; $Q_2 = q_1$; $Q_3 = q_2$.

Работа приведенной на рис. 1, б, очереди имеет две особенности: чтение записанного данного возможно только после того, как оно достигнет головы очереди (очередь полностью заполнится); запись новых данных в освободившиеся после чтения ячейки (если очередь не пуста) без потери ранее записанных данных невозможна. Далее разрабатывается модель усовершенствованного варианта очереди, в которой данные могут записываться в освободившиеся после чтения ячейки.




Рис. 2. Экранная форма для стека (а) и очереди (б)

Источник: составлено автором по результатам данного исследования

Таблица 1

Изменение состояний РСД, регистров накопителя стека (R и r), триггеров (Q и q)

Регистр / триггер	НУ = 1	ЗП = 1 (НУ = ЧТ = 0; 3 = 0)		ЧТ = 1 (НУ = ЗП = 0; П = 0)	
	Т = 0	Т = 0	Т = 1	Т = 0	Т = 1
РСД	= Д	= Д, при ВД = 0; = РСД+1, при ВД = 1	–	–	= r ₀
R _i	= 00000000, i = 0, 1, ..., 7	–	= r _{i-1} , i = 1, 2, ..., 7; R ₀ = РСД	–	= r _{i+1} , i = 0, 1, ..., 6; R ₇ = 00000000
r _i	= 00000000, i = 0, 1, ..., 7	= R _i , i = 0, 1, ..., 7	–	= R _i , i = 0, 1, ..., 7	–
Q _i	= 0, i = 0, 1, ..., 7	–	= q _{i-1} , i = 1, 2, ..., 7; Q ₀ = 1	–	= q _{i+1} , i = 0, 1, ..., 6; Q ₇ = 0
q _i	= 0, i = 0, 1, ..., 7	= Q _i , i = 0, 1, ..., 7	–	= Q _i , i = 0, 1, ..., 7	–

Источник: составлено автором на основе полученных данных в ходе исследования.

Таблица 2

Изменение состояний РСД, РЧД, регистров накопителя очереди (R), триггеров (Q)

Регистр / триггер	НУ = 1	ЗП = 1 (НУ = ЧТ = 0; 3 = 0)		ЧТ = 1 (НУ = ЗП = 0; П = 0)	
	Т = 0	Т = 0	Т = 1	Т = 0	Т = 1
РСД	= Д	= Д, при ВД = 0; = РСД+1, при ВД = 1	–	–	–
R _i	= 00000000, i = 0, 1, ..., 7	–	= r _{i-1} , i = 1, 2, ..., 7; если z = 1, иначе R _i R ₀ = РСД, если z ₀ = 1, иначе R ₀	–	= r _{i-1} , i = 1, 2, ..., 7; R ₀ = 00000000
Q _i	= 0, i = 0, 1, ..., 7	–	= q _{i-1} , i = 1, 2, ..., 7; если z = 1, иначе Q _i Q ₀ = 1, если z ₀ = 1, иначе Q ₀	–	= q _{i-1} , i = 1, 2, ..., 7; Q ₀ = 0
РЧД	= 00000000	–	–	–	= r ₇ , при q ₇ = 1; = РЧД при q ₇ = 0

Источник: составлено автором на основе полученных данных в ходе исследования.

Функционирование стека описывается изменениями состояний РСД, регистров накопителя стека R_i и r_i ($i = 0, 1, \dots, 7$), триггеров Q_i и q_i ($i = 0, 1, \dots, 7$) в соответствии с управляющими и тактовыми сигналами с помощью таблицы переходов (табл. 1).

При $ЗП = ЧТ$ стек находится в режиме хранения. Осведомительные сигналы полностью заполненного и пустого стека формируются в соответствии со следующими формулами: $З = Q_7$; $П = \neg(Q_0 \vee Q_1 \vee \dots \vee Q_7)$.

Функциональная модель учебного варианта очереди, как и стека, разрабатывается на основе блока регистров, содержащего 8 восьмиразрядных ячеек памяти (ЯП i , $i = 0, 1, \dots, 7$), каждая из которых состоит из пары регистров R_i и r_i , а также пары триггеров Q_i и q_i . Для удобства проведения экспериментальных исследований функциональная модель очереди, так же как и модель учебного варианта стека, содержит поля управляющих сигналов и поле данных, а вместо регистра записи данных используется регистр-счетчик данных (РСД). Структура учебной очереди при проведении экспериментальных исследований отображается на экранной форме, приведенной на рис. 2, б. Функционирование очереди описывается таблицей переходов (табл. 2).

Описания изменений состояний регистров r_i ($i = 0, 1, \dots, 7$) и триггеров q_i ($i = 0, 1, \dots, 7$)

очереди совпадают с описаниями в таблице переходов стека (табл. 1). Внутренние признаки возможности записи z_i вычисляются по формулам $z_i = \neg(Q_i \& \dots \& Q_7)$, $i = 0, 1, \dots, 7$. Осведомительные сигналы полностью заполненной и пустой очереди формируются в соответствии со следующими формулами: $З = Q_0 \& Q_1 \& \dots \& Q_7$; $П = \neg(Q_0 \vee Q_1 \vee \dots \vee Q_7)$. При $ЗП = ЧТ$ очередь находится в режиме хранения.

Реализация функций стека и очереди с помощью функций Microsoft Excel. В процессе разработки функциональных моделей использовался подход, основанный на словном моделировании основных узлов и блоков ЭВМ с помощью стандартных функций Microsoft Excel, когда в ячейках могут находиться многозначные двоичные коды, а вычисления производятся в десятичной системе счисления. При этом сохраняется представление состояний входов и выходов узлов и блоков на экранных формах в двоичной системе счисления, а для моделирования функционирования последовательных схем используются формулы с циклическими ссылками [11].

В процессе разработки функциональной модели стека использовались следующие основные функции Microsoft Excel: НЕ, И, ИЛИ, ИСКЛЮЧИЛИ, ЕСЛИ, ОСНОВАННИЕ и ДЕС.

Таблица 3

Функциональное моделирование узлов и блоков стека

Узел/блок	Формула Microsoft Excel
БУ(Т)[СЗ]	= ЕСЛИ(И(НЕ(НУ); ИСКЛЮЧИЛИ(ЗП; ЧТ); НЕ(Т)); 1; 0)
РСД[Н4]	= ЕСЛИ(НУ; Д; ЕСЛИ(И(ВД = 0; ЗП; Т = 0); Д; ЕСЛИ(Т = 0; ЕСЛИ(И(ЗП; ВД = 1; НЕ(ЧТ)); ОСНОВАННИЕ(ДЕС(РСД; 2) + 1; 2; 8); ЕСЛИ(И(ЧТ; НЕ(ЗП)); G6; РСД)); РСД)))
R0[H6]	= ЕСЛИ(НУ; »00000000«; ЕСЛИ(Т; ЕСЛИ(И(ЗП; НЕ(ЧТ); НЕ(З)); РСД; ЕСЛИ(И(ЧТ; НЕ(ЗП); НЕ(П)); G7; H6)); H6))
R1[H7]	= ЕСЛИ(НУ; »00000000«; ЕСЛИ(Т; ЕСЛИ(И(ЗП; НЕ(ЧТ); НЕ(З)); G6; ЕСЛИ(И(ЧТ; НЕ(ЗП); НЕ(П)); G8; H7)); H7))
R7[H13]	= ЕСЛИ(НУ; »00000000«; ЕСЛИ(Т; ЕСЛИ(И(ЗП; НЕ(ЧТ); НЕ(З)); G12; ЕСЛИ(И(ЧТ; НЕ(ЗП); НЕ(П)); »00000000«; H13)); H13))
r0[G6]	= ЕСЛИ(НУ; »00000000«; ЕСЛИ(И(Т; ИЛИ(ЗП; ЧТ)); G6; H6))
Q0[K6]	= ЕСЛИ(НУ; 0; ЕСЛИ(Т; ЕСЛИ(И(ЗП; НЕ(ЧТ); НЕ(З)); 1; ЕСЛИ(И(ЧТ; НЕ(ЗП); НЕ(П)); J7; K6)); K6))
Q1[K7]	= ЕСЛИ(НУ; 0; ЕСЛИ(Т; ЕСЛИ(И(ЗП; НЕ(ЧТ); НЕ(З)); J6; ЕСЛИ(И(ЧТ; НЕ(ЗП); НЕ(П)); J8; K7)); K7))
Q7[K13]	= ЕСЛИ(НУ; 0; ЕСЛИ(Т; ЕСЛИ(И(ЗП; НЕ(ЧТ); НЕ(З)); J12; ЕСЛИ(И(ЧТ; НЕ(ЗП); НЕ(П)); 0; K13)); K13))
q0[J6]	= ЕСЛИ(НУ; 0; ЕСЛИ(И(Т; ИЛИ(ЗП; ЧТ)); J6; K6))
З[M7]	= ЕСЛИ(K13; 1; 0)
П[M11]	= ЕСЛИ(ИЛИ(K6; K13); 0; 1)

Источник: составлено автором на основе полученных данных в ходе исследования.

Таблица 4

Функциональное моделирование узлов и блоков очереди

Узел/блок	Формула Microsoft Excel
РСД[Н4]	= ЕСЛИ(НУ;Д;ЕСЛИ(И(НЕ(Т);ЗП;ВД = 0);Д;ЕСЛИ(И(НЕ(Т);ЗП;ВД = 1;НЕ(ЧТ));ОСНОВАНИЕ(ДЕС(РСД;2)+1;2;8);РСД)))
R0[Н6]	= ЕСЛИ(НУ;»00000000»;ЕСЛИ(Т;ЕСЛИ(И(ЗП;НЕ(ЧТ);НЕ(И(К6:К13)));РСД;ЕСЛИ(И(ЧТ;НЕ(ЗП);НЕ(П));»00000000»;Н6);Н6))
R1[Н7]	= ЕСЛИ(НУ;»00000000»;ЕСЛИ(Т;ЕСЛИ(ИЛИ(И(ЗП;НЕ(ЧТ);НЕ(И(К7:К13)));И(ЧТ;НЕ(ЗП);НЕ(П));G6;Н7);Н7))
R7[Н13]	= ЕСЛИ(НУ;»00000000»;ЕСЛИ(Т;ЕСЛИ(ИЛИ(И(ЗП;НЕ(ЧТ);НЕ(К13)));И(ЧТ;НЕ(ЗП);НЕ(П));G12;Н13);Н13))
Q0[К6]	= ЕСЛИ(НУ;0;ЕСЛИ(Т;ЕСЛИ(И(ЗП;НЕ(ЧТ);НЕ(И(К6:К13)));1;ЕСЛИ(И(ЧТ;НЕ(ЗП);НЕ(П));0;К6));К6))
Q1[К7]	= ЕСЛИ(НУ;0;ЕСЛИ(Т;ЕСЛИ(ИЛИ(И(ЗП;НЕ(ЧТ);НЕ(И(К7:К13)));И(ЧТ;НЕ(ЗП);НЕ(П));J6;К7);К7))
Q7[К13]	= ЕСЛИ(НУ;0;ЕСЛИ(Т;ЕСЛИ(ИЛИ(И(ЗП;НЕ(ЧТ);НЕ(К13)));И(ЧТ;НЕ(ЗП);НЕ(П));J12;К13);К13))
q0[J6]	= ЕСЛИ(НУ;0;ЕСЛИ(И(Т;ИЛИ(ЗП;ЧТ));J6;К6))
З[М7]	= ЕСЛИ(И(К6:К13);1;0)
РЧД[Н15]	= ЕСЛИ(НУ;»00000000»;ЕСЛИ(И(Т;ЧТ;НЕ(ЗП);J13);G13;РЧД))

Источник: составлено автором на основе полученных данных в ходе исследования.

Функциональное моделирование узлов и блоков стека осуществляется на основе таблицы переходов (табл. 1) и экранной формы (рис. 2, а) с помощью формул Microsoft Excel. Каждому узлу и блоку выделяется соответствующая ячейка Microsoft Excel, номер которой указывается в квадратных скобках (табл. 3). Для облегчения восприятия формул, большей части используемых в них ссылок на ячейки присвоены имена, совпадающие с ранее принятыми обозначениями сигналов и состояний входов и выходов моделируемых узлов и блоков. Поскольку формулы для регистров R1–R6 однотипны, приводится формула только R1[Н7]. Аналогично формулы для всех регистров r0–r7 иллюстрирует формула r0[G6].

В процессе разработки функциональной модели очереди использовались те же функции Microsoft Excel, что и при разработке модели стека. Описание функциональной модели очереди приведено в табл. 4, в которую не включены формулы, совпадающие с формулами в табл. 3 (БУ(Т)[СЗ], r0[G6], q0[J6], П[М11]).

Экспериментальные исследования устройств заключаются в выполнении по тактам заданных последовательностей операций, состоящих из записи и чтения данных, включая последовательности, приводящие к полному заполнению и полному освобождению накопителя моделируемого устройства. При этом в Microsoft Excel включаются итеративные вычисле-

ния с предельным числом итераций равным единице. Компактность разработанных экранных форм дает возможность помещать их на одном листе Microsoft Excel и наблюдать параллельную работу моделей двух устройств. Наглядное представление одновременной работы устройств при выполнении одной и той же последовательности операций, состоящей из записи и чтения данных, облегчает понимание обучающимися особенностей функционирования исследуемых устройств.

Заключение

Применение технологии построения и использования в учебном процессе функциональных моделей запоминающих и вычислительных структур для создания моделей регистровых ЗУ со сдвигом информации типа стек и очередь, состоящих из параллельно работающих узлов и блоков, позволяет сделать следующие выводы. Функционирование моделируемого устройства может быть описано с помощью специальной таблицы – таблицы переходов, в которой фиксируются изменения состояний представленных в модели узлов и блоков в процессе их параллельной работы в зависимости от значений управляющих и тактовых сигналов. В таблицах для рассмотренного примера стека и очереди представлено одновременное перемещение хранящихся в ячейках памяти данных в соседние ячейки. При разработке экранной формы, отражающей

щей структуру моделируемого устройства, для каждого моделируемого узла и блока определяется ячейка Microsoft Excel, в которой будет отображаться его состояние. Моделирование функционирования узлов и блоков производится с помощью формул Microsoft Excel на основе таблицы переходов и экранной формы устройства. Для облегчения восприятия формул в них вместо ссылок на ячейки можно использовать имена, совпадающие с привычными обозначениями сигналов и состояний узлов и блоков, введенными при описании моделируемого устройства. Кроме того, Microsoft Excel позволяет установить на листе с экранной формой устройства защиту, которая обеспечит изменение содержимого только ячеек, соответствующих полям ввода данных и управляющих сигналов, и защитит формулы модели от непреднамеренных изменений. Применение технологии построения и использования в учебном процессе функциональных моделей запоминающих и вычислительных структур оказывается полезным при самостоятельной разработке студентами моделей различных устройств, а созданные модели являются перспективным видом демонстрационного материала на лекциях.

Список литературы

1. Строгонов А., Буслев А., Давыдов С. Проектирование учебного процессора с фиксированной запятой в САПР Quartus II компании Altera // Компоненты и технологии. 2009. № 11. С. 114–119. URL: <https://kit-e.ru/cad/proektirovanie-uchebnogo-procссора-s-fiksirovannoj-zapyatoj-v-sapr-quartus-ii-kompanii-altera/?ysclid=ldcrumzsw8271211292> (дата обращения: 12.05.25).
2. Алехин В.А. Развитие учебного комплекса по электротехнике, электронике и микроконтроллерам с моделированием в программной среде TINA // Открытое образование. 2017. Т. 21. № 6. С. 57–69. URL: <http://www.toe-mirea.ru/download/file17.pdf> (дата обращения: 12.05.25). DOI: 10.21686/1818-4243-2017-6-57-69.
3. Филатов М. Синтез цифровых устройств комбинационного типа в программной среде Proteus 8.1. Дешифраторы // Компоненты и технологии. 2018. № 2. С. 113–125. URL: <https://elibrary.ru/item.asp?id=32768927> (дата обращения: 12.05.25).
4. Стащук П.В. Выбор симулятора логических схем при изучении цифровых автоматов для неэлектротехнических специальностей вузов // Электротехнические системы и комплексы. 2015. № 4 (29). С. 63–68. URL: <https://cyberleninka.ru/article/n/vybor-simulyatora-logicheskikh-shem-pri-izuchenii-tsifrovyyh-avtomatov-dlya-neelektricheskikh-spetsialnostey-vuzov/viewer> (дата обращения: 12.05.25).
5. Жмакин А.П. Программные модели процессоров и ЭВМ // Auditorium. Электронный научный журнал Курского государственного университета. 2016. № 3 (11). С. 77–84. URL: https://elibrary.ru/download/elibrary_27184312_45680520.pdf (дата обращения: 12.05.25).
6. Страбыкин Д.А. Микропрограммная реализация и экспериментальное исследование учебного процессора в Microsoft Excel // Научное обозрение. Технические науки. 2023. № 3. С. 21–29. URL: <https://science-engineering.ru/article/view?id=1438> (дата обращения: 12.05.2025). DOI: 10.17513/srts.1438.
7. Шогенов А.А., Тлостанов Ю.К. Имитационная модель четырехразрядного регистра сдвига. Свидетельство о регистрации программы для ЭВМ RUS № 2017618381. Заявка № 2017615054 от 30.05.2017. Опубл. 28.07.2017. [Электронный ресурс]. URL: <https://onlinepatent.ru/software/2017618381> (дата обращения: 15.05.2025).
8. Коннов Н.Н., Пчелинцев А.И., Федулов В.Д., Бычков А.С. Учебный кроссплатформенный эмулятор микропрограммируемой ЭВМ // Информатика: проблемы, методы, технологии: материалы XXII Международной научно-практической конференции им. Э.К. Алгазиева (Воронеж, 10–12 февраля 2022 г.) / Под ред. Д.Н. Борисова. Воронеж: Издательство ООО «Вэлборн», 2022. С. 1403–1411. [Электронный ресурс]. URL: <https://www.elibrary.ru/item.asp?id=4855645&pf=1> (дата обращения: 15.05.2025).
9. Страбыкин Д.А. Функциональная модель учебного потокового процессора // Современные наукоемкие технологии. 2024. № 11. С. 109–118. URL: <https://top-technologies.ru/article/view?id=40216> (дата обращения: 14.05.2025). DOI: 10.17513/snt.40216.
10. Семенов А.А., Усанов Д.А., Дронкин А.С. Активный аппаратный стек процессора // Известия вузов. Электроника / Proceedings of Universities. Electronics. 2019. Т. 24. № 3. С. 219–229. URL: https://elibrary.ru/download/elibrary_38172850_86441171.pdf (дата обращения: 15.05.2025).
11. Страбыкин Д.А. Разработка действующих функциональных моделей запоминающих устройств типа стек в Microsoft Excel // Научное обозрение. Технические науки. 2024. № 1. С. 37–43. URL: <https://science-engineering.ru/article/view?id=1456> (дата обращения: 15.05.2025). DOI: 10.17513/srts.1456.
12. Барковский Е.А., Лазутина А.А., Соколов А.В. Построение и анализ модели процесса работы с двумя деками, двигающимися друг за другом в общей памяти // Программные системы: теория и приложения. 2019. Т. 10. № 1 (40). С. 3–17. URL: <https://sciup.org/143169789> (дата обращения: 15.05.2025). DOI: 10.25209/2079-3316-2019-10-1-3-17.
13. Aksenova E.A., Sokolov A.V. Modeling of the Memory Management Process for Dynamic Work-Stealing Schedulers // 2017 Ivannikov ISPRAS Open Conference (Moscow, Russia, November 30 – December 1, 2017). Massachusetts, IEEE Xplore Digital Library, 2018. P. 12–15. [Электронный ресурс]. URL: <https://ieeexplore.ieee.org/abstract/document/827329> (дата обращения: 15.05.2025). DOI: 10.1109/ISPRAS.2017.00009.
14. Страбыкин Д.А. Разработка и экспериментальное исследование функциональных моделей запоминающих устройств типа очередь в Microsoft Excel // Современные наукоемкие технологии. 2024. № 6. С. 56–62. URL: <https://top-technologies.ru/article/view?id=40064> (дата обращения: 15.05.2025). DOI: 10.17513/snt.40064.
15. Варшавский В.И., Мараховский В.Б. Самосинхронизируемый конечный автомат: от примера к синтезу // Информационно-управляющие системы. 2005. № 4. С. 33–37. URL: <https://cyberleninka.ru/article/n/samosinhroniziruemyy-konechnyy-avtomat-ot-primera-k-sintezu> (дата обращения: 15.05.2025).